

Curs 9: Numărătoare sincrone

Cuprins:

- **Structura internă și funcționarea numărătoarelor binare sincrone;**
- **Facilități suplimentare:**
 - încărcarea paralelă,
 - semnalizarea umplerii/golirii
 - validarea numărării
- **Exemple tipice de numărătoare sincrone realizate în circuite integrate**
- **Extinderea capacității de numărare**
- **Realizarea divizoarelor programabile de frecvență cu ajutorul nr. sincrone**

1. Numărătoare binare sincrone – Structură internă

Caracteristici generale:

- Schema logică a unei structuri de numărător sincron este mult mai complexă față de cazul numărătoarelor asincrone și crește odată cu creșterea capacității numărătorului.
- Semnalul de ceas se aplică simultan tuturor bistabililor din schemă.
- Comutarea unui bistabil se face sincron cu semnalul de ceas numai dacă toți bistabilii anteriori acestuia sunt în unu logic.
- Nu prezintă stări intermediare nedorite.
- Din cauza complexității mai ridicate, de cele mai multe ori numărătoarele sincrone integrate sunt de capacități mici 4, 8 biți.
- Structurile sincrone sunt utilizate, cel mai adesea, pentru realizarea de numărătoare mai complexe, structuri care au facilități suplimentare precum: încărcarea paralelă, controlul numărării, numărare în ambele sensuri, semnalizarea terminării numărării etc.

Exemplul 1: Numărător binar sincron unidirecțional

O schemă posibilă de numărător binar sincron unidirecțional pe 4 biți, fără facilități speciale, este prezentată în fig. 1. Semnificația semnalelor din această schemă este următoarea:

- Φ intrare de numărare, sensibilă (activă) la tranziția negativă;
- $\bar{R}$ intrare de ștergere asincronă a numărătorului, activă pe zero logic;
- Q_d, Q_b, Q_c, Q_a - ieșirile numărătorului prin care se indică în exterior, în cod binar, numărul impulsurilor înregistrate. Ieșirea Q_d este cel mai semnificativ bit, iar Q_a cel mai puțin semnificativ bit.
- CE (Count Enable), intrare activă pe unu logic cu rol de validare a numărării. Pentru CE=0 numărarea nu este permisă iar pentru CE=1 se desfășoară în ritmul semnalului aplicat intrării Φ ;




Fig. 1. Structură de numărător binar sincron pe 4 biți

Analizând succesiunea stărilor prin care trece numărătorul în cod binar natural, se observă că schimbarea unui bit se face numai atunci când toți biții anteriori lui, de ponderi inferioare, sunt "unu". Aceste situații sunt identificate cu ajutorul portilor AND ce sunt conectate în fața fiecărui bistabil.

În plus, la AND-uri se mai conectează intrarea de CE cu scopul de a introduce o facilitate suplimentară - aceea de a valida sau nu procesul de numărare. Dacă $CE = 0$ toate porțile AND au ieșirile forțate în "0", fapt ce determină bistabilii T să fie în regim de memorare a stării anterioare. Cu alte cuvinte, atâta timp cât $CE = 0$ starea numărătorului nu se modifică chiar dacă la intrarea Φ se aplică impulsuri. Pentru $CE = 1$ procesul de numărare este permis.

Exemplul 2: Numărător binar sincron bidirecțional

Numărătoarele reversibile pot face contorizarea impulsurilor aplicate pe intrarea de ceas fie în sens crescător fie în sens descrescător. Aceste circuite pot avea două intrări de numărare, câte una pentru fiecare sens, sau o intrare de numărare și una de comandă a sensului. Intrarea de comandă a sensului de numărare este denumită SENS sau $UP / \overline{DOWN}$, ($U / \overline{D}$), ceea ce înseamnă că numărarea înainte se face pentru unu logic iar numărarea înapoi pentru zero logic.

Numărare în nainte			Numărare în înapoi		
Q _c	Q _b	Q _a	Q _c	Q _b	Q _a
0	0	0	1	1	1
0	0	1	1	1	0
0	1	0	1	0	1
0	1	1	1	0	0
1	0	0	0	1	1
1	0	1	0	1	0
1	1	0	0	0	1
1	1	1	0	0	0

O structură de numărător bidirecțional este formată dintr-un numărător în sens direct la care se mai adaugă o logicăcare, în funcție de sensul de numărare ales, conectază la ieșirile de numărare fie ieșirile Q, fie ieșirile $\bar{Q}$ ale bistabililor din structură.

Acest mod de lucru este posibil deoarece în codul binar natural există o legătură de complementaritate între stările parcurse de numărător în sens direct și cele parcurse în sens invers. Așa după cum se remarcă din tabelul alăturat, prima stare de la numărarea înainte este complementarea bit

cu bit a primei stări de la numărarea înapoi.

Din considerațiile anterioare se poate deduce modul de funcționare al schemei din fig.6, schemă rezultată prin modificarea celei din fig.5 prin adăugarea multiplexoarelor 2:1. Rolul multiplexoarelor este de a dirija spre ieșirile număratorului ieșirile Q sau $\bar{Q}$ ale bistabililor.




Fig. 2. Structură de numărător bidirecțional pe 4 biți

2. Facilități suplimentare oferite de numărătoarele sincrone

În această secțiune se prezintă câteva tipuri de numărătoare asincrone, mai des utilizate, ce sunt disponibile sub formă de circuite integrate. Pentru fiecare circuit se prezintă semnificația pinilor și particularitățile funcționale ale acestuia.

Reamintim și principalele funcții ce pot fi întâlnite la numărătoarele realizate în structuri integrate.

◆ Funcția de reversibilitate

Numărătoarele reversibile pot realiza numărarea impulsurilor de intrare fie în sens crescător, fie în sens descrescător. Aceste circuite se împart în două categorii:

- circuite cu două intrări de ceas, denumite *COUNT UP* respectiv *COUNT DOWN*;
- circuite cu o intrare de ceas (*Clock*) și o intrare de comandă a sensului de numărare (*UP / DOWN*).

◆ Funcția de încărcare paralelă (*PRESET*)

Numărătoarele ce dispun de această facilități, prezintă avantajul că pot starta numărarea dintr-o stare particulară, ce se încarcă în prealabil în mod paralel. Pentru a permite acest lucru, circuitul este prevăzut cu:

- intrări de date, notate $P_0, P_1, \dots$, prin intermediul cărora se specifică constanta binară ce trebuie încărcată paralel;
- o intrare de control prin intermediul căreia se comandă introducerea în bistabili a datelor de pe intrările paralele *PI*. Intrarea poate fi întâlnită sub diverse denumiri: *Load*, *Load Enable*, *Parallel Load*, etc.

Facem precizarea că funcția de încărcare paralelă poate fi executată în unul din cele două moduri prezentate mai jos:

- **execuție sincronă** cu semnalul de ceas al numărătorului (*Synchronous Load*) - încărcarea efectivă se execută la prima tranziție activă a semnalului de ceas care apare după activarea intrării *Load*.
- **execuție asincronă** față de semnalul de ceas aplicat numărătorului (*Asynchronous Load*) - încărcarea se face prin simpla activare a intrării *Load*, fără a ține cont de ceea ce se întâmplă pe intrarea de ceas.

Trebuie reținut că, pe durata activării funcției de încărcare paralelă, procesul de numărare este inhibat.

◆ Funcția de ștergere a numărătorului (*RESET*)

Pentru aducerea în starea zero a unui numărător, marea majoritate a numărătoarelor sunt prevăzute cu o intrare denumită *RESET*.

Și pentru funcția de ștergere avem două variante constructive de numărătoare:

- **numărătoare cu ștergere sincronă** cu semnalul de ceas (*Synchronous Reset*) - ștergerea efectivă se execută la prima tranziție activă a semnalului de ceas care apare după activarea intrării *Reset*.
- **numărătoare cu ștergere asincronă** față de semnalul de ceas (*Asynchronous Reset*) - ștergerea se face prin simpla activare a intrării *Reset*, fără a ține cont de ceea ce se întâmplă pe intrarea de ceas.

Trebuie reținut că, pe durata activării funcției de reset, procesul de numărare nu este posibil.

♦ Funcția de semnalizarea a terminării numărării (TERMINAL COUNT)

În aplicații precum: extinderea capacității de numărare, realizarea divizoarelor programabile de frecvență etc, este foarte utilă semnalizarea în exterior a momentelor de umplere, sau după caz, de golire a numărătoarelor. Prin umplere se înțelege trecerea numărătorului prin starea sa maximă, iar prin golire trecerea sa prin zero.

De regulă, pentru numărătoarele reversibile avem două ieșiri de semnalizare a terminării numărării:

- *TERMINAL COUNT UP (TCU)* sau *CARRY (Cy)*, pentru semnalizarea umplerii – această ieșire se activează doar la numărarea înainte, atunci când numărătorul trece prin starea maximă (cu alte cuvinte atunci când numărătorul este plin);
- *TERMINAL COUNT DOWN (TCD)* sau *BORROW (Bw)*, pentru semnalizarea golirii - această ieșire se activează doar la numărarea înapoi, atunci când numărătorul trece prin starea minimă (cu alte cuvinte atunci când numărătorul este gol);

În cazul numărătoarelor unidirecționale avem o singură ieșire de semnalizare, denumită de regulă *TERMINAL COUNT*. Prin aceasta circuitul semnalizează în exterior trecerea prin starea maximă.

3. Exemple de numărătoare sincrone realizate în circuite integrate dedicate

A. Numărătoare sincrone unidirecționale

- Circuitele: **74LS160A**, **74LS162A** - numărătoare BCD sincrone presetabile
74LS161A, **74LS163A** - numărătoare binare sincrone presetabile pe 4 biți

Circuitele sunt active pe tranziția pozitivă a semnalului de ceas.

Contorizare dacă: $CEP \cdot CET \cdot PE = 1$

Ștergerea numărătoarelor se execută:

- în mod asincron pentru LS160A și LS161, dacă $\overline{MR} = 0$
- în mod sincron pentru LS162A și LS163, dacă $\overline{SR} = 0$ și tranziție $\uparrow$ pe CP.

Încărcarea paralelă se face sincron pentru toate circuitele dacă: $\overline{PE} = 0$ și tranziție $\uparrow$ pe CP.

Semnalizarea umplerii numărătorului (terminarea numărării):

- $TC = CET \cdot Q_0 \cdot \overline{Q_1} \cdot Q_2 \cdot Q_3$ pentru LS160 și LS162
- $TC = CET \cdot Q_0 \cdot Q_1 \cdot Q_2 \cdot Q_3$ pentru LS161 și LS163

Circuit	Numărare	LOAD	RESET
74 LS 160 A	BCD	sincron	asincron
74 LS 161 A	binar	sincron	asincron
74 LS 162 A	BCD	sincron	sincron
74 LS 163 A	binar	sincron	sincron

CEP - Count Enable Parallel
CET - Count Enable Trickle
CP - Clock [Active HIGH Going Edge] Input
 $\overline{PE}$ - Parallel Enable [Active LOW] Input
TC - Terminal Count Output
 $\overline{R}^*$ { $\overline{MR}$ - Master Reset [Active LOW] Input for LS160A and LS161A
 $\overline{SR}$ - Synchronous Reset [Active LOW] Input for LS162 and LS163A
 $Q_0 - Q_3$ - Parallel Outputs
 $P_0 - P_3$ - Parallel Inputs




Fig. 3. Circuitele LS160A, LS161A, LS162A, LS163A

Ieșirea TC prezintă spikes-uri datorită decodărilor interne, deci nu se recomandă a fi utilizată pentru: comanda altor numărătoare, resetări asincrone, încărcări paralele asincrone, comanda ceasului la bistabili și registre.

Numărătoarele BCD pot fi aduse într-o stare ilegală prin încărcare paralelă sau la conectarea tensiunii de alimentare. Dintr-o stare ilegală circuitele ajung în una legală în două perioade de ceas.

B. Numărătoare sincrone bidirecționale presetabile

- Circuitele: **74LS168** - numărator BCD bidirecțional sincron presetabil
74LS 169 - numărator binar bidirecțional sincron presetabil pe 4 biți

Circuitele sunt active pe tranziția pozitivă a semnalului de ceas.

Contorizare

- înainte dacă: $\overline{CEP} \cdot \overline{CET} \cdot PE = 1$ și $U/\overline{D} = 1$

- înapoi dacă: $\overline{CEP} \cdot \overline{CET} \cdot PE = 1$ și $U/\overline{D} = 0$

Încărcarea paralelă se face sincron pentru ambele circuitele dacă: $\overline{PE} = 0$ și tranziție $\uparrow$ pe CP.

Semnalizarea umplerii număratorului (terminarea numărării):

- $\overline{TC} = Q_0 \overline{Q_1} \overline{Q_2} \overline{Q_3} \cdot \overline{CET}$ pentru LS168 la numărarea înainte ($U/\overline{D} = 1$);

- $\overline{TC} = Q_0 Q_1 Q_2 Q_3 \cdot \overline{CET}$ pentru LS169 la numărarea înainte ($U/\overline{D} = 1$);

- $\overline{TC} = \overline{Q_0} \overline{Q_1} \overline{Q_2} \overline{Q_3} \cdot \overline{CET}$ pentru ambele circuite la numărarea înapoi ($U/\overline{D} = 0$).

Pentru circuitul LS168, ieșirea $\overline{TC}$ se activează ilegal în stările nepermise 11, 13 și 15.

Ieșirea $\overline{TC}$ prezintă spikes-uri datorită decodărilor interne, deci nu se recomandă a fi utilizată pentru: comanda intrării de ceas a altor numărătoare, resetări sau presetări asincrone, comanda ceasului la bistabili sau registre.

Numărătoarele BCD pot fi aduse în stări ilegale, fie la conectarea tensiunii de alimentare, fie prin încărcare paralelă. Dintr-o stare ilegală circuitele ajung în una legală în două perioade de ceas.




Fig. 4. Circuitele LS168, LS169

- Circuitele: **74LS190** - numărator BCD bidirecțional sincron presetabil
74LS191 - numărator binar bidirecțional sincron presetabil pe 4 biți

Circuitele sunt active pe tranziția pozitivă a semnalului de ceas.

Contorizare :

- înainte dacă: $\overline{CE} = 0$ și $\overline{U}/D = 0$

- înapoi dacă: $\overline{CE} = 0$ și $\overline{U}/D = 1$

Încărcarea paralelă se face asincron pentru ambele circuitele dacă $\overline{PL} = 0$.

Semnalizarea umplerii număratorului (terminarea numărării):

- $TC = Q_0 Q_3$ pentru LS190 la numărarea înainte ($\overline{U}/D = 0$);

- $TC = Q_0 Q_1 Q_2 Q_3$ pentru LS191 la numărarea înainte ($\overline{U}/D = 0$);

- $TC = \overline{Q_0} \overline{Q_1} \overline{Q_2} \overline{Q_3}$ pentru ambele circuite la numărarea înapoi ($\overline{U}/D = 1$).

Ieșirea TC prezintă spikes-uri datorită decodărilor interne, deci nu se recomandă a fi utilizată pentru: comanda intrării de ceas a altor numărătoare, resetări sau presetări asincrone, comanda ceasului la bistabili sau registre.

Ieșirea $\overline{RC}$ este activă pe zero logic și semnalizează tot terminarea numărării, însă durata de activare este egală cu durata de zero a semnalului de ceas. Dacă $TC=1$ și $\overline{CE}=0$, ieșirea $\overline{RC}$ se activează la prima tranziție negativă a semnalului de ceas și durează până la prima tranziție pozitivă a semnalului de ceas. Această ieșire nu prezintă spikes-uri și este utilă pentru cascada numărătoarelor.

Trecerea din zero în unu a intrării $\overline{CE}$ trebuie făcută numai pe $CP=1$.

Modificarea stării intrării $\overline{U/D}$ trebuie făcută pe $CP=1$ sau pe $\overline{CE}=1$.

Numărătorul BCD poate fi adus în stări ilegale, fie la conectarea tensiunii de alimentare, fie prin încărcare paralelă. Dintr-o stare ilegală circuitul reintră în secvența legală în două perioade de ceas.

Circuit	Numărare	LOAD
74 LS 190	BCD	sincron
74 LS 191	binar	sincron

$\overline{CE}$ - Count Enable [Active LOW] Input
 CP - Clock [Active HIGH Going Edge] Input
 PL - Parallel Load [Active LOW] Input
 TC - Terminal Count Output [Active HIGH] Output
 $\overline{U/D}$ Up - Down Count Control Input
 $\overline{RC}$ Ripple Clock Output
 $Q_0 - Q_3$ - Parallel Outputs
 $P_0 - P_3$ - Parallel Inputs




Fig. 5. Circuitele LS190, LS191

- Circuitele: **74LS192** - numărător BCD bidirecțional sincron presetabil
74LS 193 - numărător binar bidirecțional sincron presetabil pe 4 biți

Circuitele sunt active pe tranziția pozitivă a semnalului de ceas.

Contorizare dacă $\overline{PL}=1$ și $MS=0$

- înainte dacă: $CP_D=1$ și CP_U primește semnalul de numărare.

- înapoi dacă: $CP_U=1$ și CP_D primește semnalul de numărare.

Încărcarea paralelă se face asincron pentru ambele circuitele dacă $\overline{PL}=0$.

Circuit	Numărare	LOAD	RESET
74 LS 192	BCD	asincron	asincron
74 LS 193	binar	asincron	asincron

$Q_0 - Q_3$ - Parallel Outputs
 $P_0 - P_3$ - Parallel Inputs
 CP_U - Count Up Clock Pulse [Active HIGH Going Edge] Input
 CP_D - Count Down Clock Pulse [Active HIGH Going Edge] Input
 MR - Asynchronous Master Reset [Active HIGH] Input
 $\overline{PL}$ - Asynchronous Parallel Load [Active LOW] Input
 $\overline{TC_U}$ - Terminal Count Up [Active LOW] Output
 $\overline{TC_D}$ - Terminal Count Down [Active LOW] Output




Fig. 6. Circuitele LS192, LS193

Terminarea numărării este semnalizată prin două ieșiri active pe zero logic:

- $\overline{TC_U}$ pentru umplerea numărătorului (trecerea prin 9 în cazul LS192, respectiv trecerea prin 15 în cazul LS193) dar numai la numărarea înainte;

- $\overline{TC_D}$ pentru trecerea prin zero a numărătoarelor, numai la numărarea înapoi.

Ieșirile $\overline{TC_U}$ și $\overline{TC_D}$ nu prezintă spikes-uri deci pot fi utilizate pentru cascada circuitelor. Dacă condițiile de activare specificate anterior sunt îndeplinite, activarea efectivă începe cu prima tranziție negativă și se termină la prima tranziție pozitivă a semnalului de ceas.

Pentru numărătorul BCD, ieșirea dintr-o stare nepermisă și intrarea în secvența legală se face în două perioade de ceas.

4. Cascadarea numărătoare sincrone (Extinderea capacității de numărare)

Extinderea capacității de numărare se face prin conectarea convenabilă a mai multor circuite de capacitate mai mică. Modul de conectare depinde de circuitele utilizate și de performanțele impuse numărătorului mare ce trebuie realizat.

Cascadarea numărătoarelor sincrone poate fi realizată în câteva moduri, dintre care unele pierd caracterul sincron al numărătorului mare.

• **Modul *Ripple Clock*** este ilustrat în figura 7. Pentru acest mod, se observă că primul circuit numără impulsurile provenite de la semnalul de ceas, iar oricare alt circuit contorizează de câte ori s-a umplut circuitul anterior.




Fig. 7. Cascadarea numărătoarelor sincrone în modul *Ripple Clock*

Referitor la acest mod de lucru se pot face următoarele observații:

- pe ansamblu, schema pierde caracterul de numărare sincronă deși toate numărătoarele din structură sunt sincrone;
- schema este utilă mai ales acolo unde capacitatea de pilotare a semnalului de ceas este redusă, în acest caz semnalul de ceas comandă numai intrarea primului circuit;
- semnalul de validare a numărării, *Enable*, este suficient să se aplice primului circuit deoarece, pentru $\overline{CE} = 1$ se blochează generarea pusului de zero pe ieșirea $\overline{RC}$;
- schema prezintă dezavantajul unui decalaj temporal între schimbarea stării primului și a ultimului circuit din lanțul de cascader.

• Modul ***Ripple Carry/Borrow***, prezentat în figura 8 prezintă următoarele proprietăți:

- pe ansamblu, caracterul numărării este sincron deoarece semnalul de ceas se aplică simultan tuturor circuitelor din lanțul de cascader;
- durata de zero a semnalului de ceas, CK, trebuie să fie suficient de mare pentru a permite tranziției negative de pe $\overline{RC}$, să străbată întreg lanțul de circuite înainte de începerea duratei de unu a semnalului de ceas;
- asupra duratei de unu a semnalului de ceas nu se fac restricții.




Fig. 8. Cascadarea numărătoarelor sincrone în modul *Ripple Carry/Borrow*

• Modul ***Parallel Gated Carry/Borrow***, este prezentat în figura 8 și este caracterizat de următoarele proprietăți:

- schema păstrează caracterul sincron al numărării;

- semnalul de validare a numărării trebuie inclus în fiecare poartă NAND deoarece ieșirea TC a unui circuit nu depinde de intrarea $\overline{CE}$ proprie.




Fig. 8. Cascadarea numărătoarelor sincrone în modul *Parallel Gated Carry/Borrow*

5. Realizarea divizoarelor programabile de frecvență cu ajutorul numărătoarelor sincrone (obligatoriu pentru examen)

Divizoarele de frecvență prezentate în cadrul cursului anterior, fac parte din categoria **divizoarelor de frecvență cu factor fix**, ele prezentau următoarele caracteristici:

- erau bazate pe numărătoare asincrone;
- foloseau intrarea de *Reset* pentru realizarea factorului de divizare dorit;
- factorul de divizare era fix;
- factorul de divizare era integrat la nivel de schemă logică;
- dacă se dorea modificarea factorului de divizare trebuia reproiectată întreaga schemă;

O altă categorie de divizoare de frecvență, bazate pe facilitățile suplimentare oferite de numărătoarelor sincrone, sunt **divizoarele programabile de frecvență**, ele fiind caracterizate prin:

- folosesc numărătoare sincrone;
- intrarea de *Reset* nu mai este folosită pentru realizarea factorului de divizare dorit;
- în realizarea factorului de divizare **se folosesc facilitățile de încărcare paralelă și cele de semnalizare a terminării numărării**;
- factorul de divizare este adus din exteriorul schemei, pe intrările de încărcare paralelă ale numărătoarelor implicate în construcția respectivului divizor;
- modificarea factorul de divizare presupune modificarea datelor aplicate pe intrările de încărcare paralelă și nu mai necesită reproiectarea întregii scheme;
- deoarece se păstrează aceeași schemă logică pentru diferiți factori de divizare, aceste divizoare sunt denumite **divizoare programabile**;

Din punct de vedere al modului de lucru distingem două categorii de divizoare programabile:

- divizoare programabile cu semnal de ieșire cu factor de umplere fix;
- divizoare programabile cu semnal de ieșire cu factor de umplere programabil;

Exemplul 1: Divizor programabil de frecvență cu factorul de divizare $K=74$, folosind numărătoare zecimale de tip 74LS192.

Pentru rezolvarea acestei probleme trebuie parcurse următoarele etape:

- determinarea capacității numărătorului decadic necesar pentru implementarea divizorului;

- determinarea numărului de circuite 74LS192;
- legarea în cascadă a circuitelor 74LS192 astfel încât să se comporte ca și cum ar fi un singur circuit;
- realizarea conexiunilor necesare implementării factorului de divizare dorit;

Pentru exemplul de față:

- avem nevoie de un numărător zecimal pe două decade deoarece, cea mai mare stare a acestuia (99) trebuie să fie mai mare decât factorul de divizare dorit (74);
- realizarea unui numărător pe 2 decade necesită utilizarea a 2 circuite 74LS192: unul pentru unități și celălalt pentru zeci;
- pentru realizarea numărătorului pe 2 decade, cele două circuite trebuie conectate după cum urmează:




Fig.9: Realizarea numărătorului pe două decade necesar implementării divizorului de frecvență

Referitor la schema anterioară facem următoarele precizări:

- $\overline{Cy}$ este ieșirea de semnalizare a umplerii numărătorului mare (numărătorul decadec cu 100 de stări distincte). Această ieșire se activează, $\overline{Cy} = 0$, numai la numărarea înainte, când numărătorul trece prin starea 99;
- $\overline{Bw}$ este ieșirea de semnalizare a golirii numărătorului mare. Ieșirea se activează, $\overline{Bw} = 0$, numai la numărarea înapoi, la trecerea prin starea 00;
- $\overline{LD}$ este intrarea de comandă a încărcării paralele a numărătorului mare. Intrarea este activă pe 0 iar încărcarea se face asincron față de semnalul de intrare;
- CU/CD sunt intrările de numărare înainte/înapoi, pentru numărătorul mare;
- $Reset$ este intrarea asincronă de ștergere a numărătorului mare;
- Legăturile dintre circuitele 74LS192 determină:
 - o incrementarea numărătorului de zeci la umplerea celui de unități;
 - o decrementarea numărătorului de unități la golirea celui de zeci;

Dintre soluțiile de realizarea a divizorului de frecvență cu 74, una este prezentată în schema din figura 10:




Fig.10: O primă soluție de realizare a divizorului de frecvență.

Atenție! Această schemă prezintă deficiențe în funcționare și trebuie îmbunătățită

Funcționarea schemei:

- numărătorul mare (cel cu 100 de stări distincte, proiectat anterior) este configurat pentru numărarea înapoi prin conectarea intrării CU la unu logic și aplicarea semnalului ce trebuie divizat la intrarea CD ;
- starea numărătorului este decrementată cu o unitate la fiecare tranziție pozitivă a semnalului de pe intrarea de numărare înapoi CD ;
- în momentul în care numărătorul trece prin zero (numărător gol), se activează ieșirea de semnalizare a golirii, $\overline{Bw} = 0$;
- dacă nu acționăm asupra schemei inițiale a numărătorului zecimal ajuns în starea 00, la următoarea tranziție a semnalului de intrare va trece în starea 99 și va relua numărarea înapoi.
- Deoarece dorim un divizor de frecvență cu 74, noi trebuie să împiedicăm tranziția 00→99 și să forțăm tranziția 00→74, la fiecare golire a numărătorului mare.
- Pentru obținerea tranziției 00→74 este necesar să generăm, în mod automat, o comandă de încărcare paralelă a constantei 74, ori de câte ori numărătorul mare se golește. Acest lucru se obține prin conectarea ieșiri $\overline{Bw}$ la intrarea $\overline{LD}$.
- *Din cauza legăturii externe de la $\overline{Bw}$ la $\overline{LD}$, semnalizarea golirii numărătorului se transformă în comandă de încărcare paralelă.*
- Pe intrările de date este necesar să aplicăm codul BCD al constantei de divizare dorite, încă de la începutul utilizării.
- după încărcarea paralelă a constantei de divizare, ieșirea de semnalizare a golirii numărătorului se dezactivează ($\overline{Bw} = 1$, deoarece în numărător a fost încărcată o constantă diferită de zero);
- dezactivarea ieșirii $\overline{Bw}$ determină dezactivarea automată a intrării $\overline{LD}$, caz în care, funcția de numărare înapoi este permisă, de la constanta care tocmai a fost încărcată paralel;
- la următoarea trecere prin zero, comanda de încărcare paralelă a constantei de divizare apare din nou.
- succesiunea stărilor numărătorului va fi: 74, 73, ..., 2, 1, 0, 74, 73, ...
- toate stările numărătorului durează o perioadă a semnalului de intrare, mai puțin stările 74 și 00. Durata însumată a stărilor 74 și 00 este egală cu o perioadă a semnalului de intrare: starea 74 este activă pentru valoarea de unu logic a semnalului de intrare iar starea 00 pentru valoarea zero logic a semnalului de intrare.

Obs:

- Schema are un dezavantaj major: durata impulsului de încărcare paralelă este foarte mică și există riscul ca schema să lucreze cu constante false de divizare (alte decât cea programată).
 - o Durata activă a impulsului de încărcare este determinată de timpul necesar încărcării paralele a numărătorului cu cea mai mare viteză de lucru.

- Primul circuit care apucă să încarce ceva diferit de zero va determina dezactivarea ieșirii $\overline{B_w}$ și în mod automat dezactivarea intrării $\overline{LD}$. Circuitele mai lente, care au nevoie de un timp mai mare de încărcare, nu mai pot încărca constanta corectă pentru că a fost dezactivată prematur comanda de încărcare paralelă.
- Acest risc cauzat de execuția asincronă a funcției de încărcare paralelă a circuitelor 74LS192.

Deficiența schemei din figura 10 poate fi eliminată în două moduri diferite:

- Schimbarea circuitelor 74LS192 cu altele care au funcția de încărcare paralelă cu execuție sincronizată cu semnalul de ceas;
- Utilizarea unui latch pentru memorarea impulsul de încărcare paralelă și menținerea lui activă pe un interval de timp egal cu o jumătate din perioada semnalului de ceas. Modul de conectare al latch-ului este prezentat în figura 11.
- *Pentru ambele metode, constanta de divizare realizată este mai mare cu o unitate decât cea programată pe intrările de date.*




Fig.11: O implementare fără deficiențe de funcționare.

Atenție! Această schemă nu mai prezintă deficiențe în funcționare dar are un câștig de o unitate între factorul de divizare realizat si cel programat.

Exemplul 2: Determinați factorul de divizare pentru schema din figura 12




Fig.12: Schemă cu control redus al factorului de umplere al semnalului de ieșire

Din analiza schemei se deduc următoarele :

- circuitul 74193 (numărător sincron binar pe 4 biți), este configurat pentru numărarea înapoi;
- la fiecare golire a numărătorului sunt executate două acțiuni:
 - o se generează o comandă de încărcare paralelă a unei constante binare pe 4 biți;
 - o se generează o comandă de basculare a bistabilului D;

- constanta binară încărcată de numărator este dependentă de starea x a bistabilului, în consecință, numărătorul va încărca:
 - o constanta $k_1=0111$ dacă bistabilul este în starea 0
 - o constanta $k_2=1101$ dacă bistabilul este în starea 1
- Factorul de divizare în frecvență este dat de relația:

$$K_{out} = k_1 \times k_2 = 7 \times 13 = 91$$

- Factorul de umplere al semnalului de la ieșirea P, este dependent de starea pe care o are bistabilul la pornirea tensiunii de alimentare și este dat de una din relațiile de mai jos:

$$\delta_1 = \frac{k_1}{k_1 + k_2} = \frac{7}{7 + 13} = \frac{7}{20} = 0,35 \quad \text{dacă bistabilul pleacă din starea inițială 0;}$$

$$\delta_2 = \frac{k_2}{k_1 + k_2} = \frac{13}{7 + 13} = \frac{13}{20} = 0,65 \quad \text{dacă bistabilul pleacă din starea inițială 1;}$$

Dacă circuitul este folosit într-o aplicație în care este strict necesar un factor de umplere din cei doi, schema va trebui completată cu o logică de start-up care să aducă bistabilul în starea corectă, imediat după pornirea tensiunii de alimentare.

Exemplul 3: Determinați factorul de divizare pentru schema din figura 13




Fig.13: Schemă cu control redus al factorului de umplere al semnalului de ieșire

Funcționarea acestei scheme este relativ similară cu schema discutată în exemplul anterior cu deosebirea că numărătorul este zecimal pe două decade, iar impulsul de încărcare paralelă este memorat cu un latch asincron realizat cu porțile P2 și P3.

Din analiza schemei se deduc următoarele :

- circuitele 74192 (numărătoare sincrone zecimale) formează un numărator pe două decade configurat pentru numărare înapoi;
- latch-ul realizat cu porțile P2 și P3 este folosit pentru memorarea impulsului de încărcare paralelă, pentru o jumătate din perioada semnalului de intrare;
- din cauza introducerii latch-ului, constanta de divizare realizată va fi cu o unitate mai mare decât cea programată pe intrările de date (vezi problemele anterioare);
- bistabilul D este folosit pentru modificarea constantelor binare ce sunt încărcate paralel de către numărător;
- constanta binară încărcată de numărătorul zecimal cu două decade este dependentă de starea x a bistabilului și are forma: $0x01 \bar{x}x00_{BCD}$. În consecință, numărătorul va încărca:
 - o constanta $k_1=0001 \ 1000_{BCD}$, adică $k_1=18_{10}$, dacă bistabilul este în starea $x=0$;

- o constanta $k_2 = 0101\ 0100_{\text{BCD}}$, adică $k_2 = 54_{10}$, dacă bistabilul este în starea $x=1$;




Fig.14: Evidențierea factorului de divizare realizat de schemă

- Factorul de divizare în frecvență este dat de relația:

$$K_{out} = k_1 \times k_2 = 18 \times 54 = 972$$

- Factorul de umplere al semnalului de ieșire, este dependent de starea pe care o are bistabilul D la pornirea tensiunii de alimentare și este dat de una din relațiile de mai jos:

$$\delta_1 = \frac{k_1}{k_1 + k_2} = \frac{18}{18 + 54} = \frac{18}{72} = 0,25 \quad \text{dacă bistabilul pleacă din starea inițială 0;}$$

$$\delta_2 = \frac{k_2}{k_1 + k_2} = \frac{54}{18 + 54} = \frac{54}{72} = 0,75 \quad \text{dacă bistabilul pleacă din starea inițială 1;}$$

Dacă o aplicație solicită în mod expres unul din cei doi factori de divizare, schema trebuie completată cu o secțiune de start-up în scopul aducerii bistabilului în starea corectă, la pornirea tensiunii de intrare.